標簽芯片電路設計論文范文

本站小編為你精心準備了標簽芯片電路設計論文參考范文，愿這些范文能點燃您思維的火花，激發您的寫作靈感。歡迎深入閱讀并收藏。

1電路基本原理

1.1電路振蕩原理介紹弛豫振蕩器電路如圖1所示。假設節點Vswitch和Clock＿out輸出是低電平，那么N4處于關閉狀態，由P4和N5組成的反相器給電容C1充電，使節點Vramp電壓升高。同時，N1的源極電位也成比例升高，也就是節點VR1電位升高，并產生了一個流過電阻R1的電流IR1，該電流同樣流過N1。隨著電流IR1的升高，由于恒流源P1的電流是一定值，造成流過N3的電流減少。N3將柵極和漏極短接，將流過的電流轉換成電壓。將N3設置工作在亞閾值區，則N3漏極電流與柵極及漏極電壓的關系可以由亞閾值區電流公式決定［8］。隨著電流的減少，N3的柵極和漏極電位降低，導致N2管關閉，電流源P2對節點Vswitch充電，并使其升至高電平。此時，電路達到另一個輸出狀態，緩沖器輸出Clock＿out變成高電平，N4管導通，將節點VR1瞬間下拉，UR1為0。由于此時N5，N6不能將節點Vramp的電荷立即全部泄放，所以N1的柵極電位還很高，N1的VGS達到最大值，由P1產生的恒定電流全部流過N1，N4支路。N5，N6以恒定速度對電容C1放電，Vramp線性下降，電路處于穩定狀態。隨著N1的VGS的下降，流過其電流減小，流過N3的電流增加，使N3的柵極和漏極電位升高。當Vcompare升高到打開N2時，Vswitch降低到0V電位，電路達到另一個輸出狀態，Clock＿out跳變成低電位，完成循環。

1.2影響振蕩器輸出頻率的因素標簽工作的環境溫度具有較大的變化范圍，可能從負幾十攝氏度到近一百攝氏度。根據第2．1節的推導，振蕩器輸出周期由電容和電阻決定。由于電容和電阻易受溫度影響，尤其是CMOS工藝的電阻溫度系數一般較大，因此，在設計電路時需考慮電容和電阻隨溫度的變化。參考文獻［9，10］中所提及的溫度補償方法可以在理論上完全消除溫度變化對輸出的影響，達到由電阻和電容隨溫度偏移造成的頻率溫漂為0。但是，通常情況下，MOS管的工作特性會隨溫度變化，所以，在電路設計時，電阻的選擇需綜合考慮。標簽芯片在向閱讀器發送數據進行反向散射調制時，會在一段時間內接收不到電磁能量，時長從1μs到37．5μs。不同的無能量時段長度對芯片造成的影響不同，小到幾個微秒的斷電不會使電源管理模塊提供給振蕩器的電壓源VDD發生波動。但是，最大37．5μs的斷電時長則會造成振蕩器工作電壓VDD的下降，當標簽再次獲得能量時，振蕩器工作電壓恢復正常，造成電源電壓抖動。同時，振蕩器所用偏置電流也會發生波動。根據ISO／IEC18000－6C協議，通信過程中標簽解碼以及反向散射編碼對時鐘精度要求較嚴格，而RFID系統的基帶數字部分可通過采用相對比值解碼和區間分段分頻控制方法對反向編碼的通信速率進行控制，解決對基帶時鐘精度要求嚴格的問題。如前文所述，控制好溫度等因素對電容值和電阻值的影響，即可解決振蕩器輸出頻率不準的問題。換言之，輸出頻率可以偏離理想值，且在變化范圍較小情況下，數字基帶仍然可以正常工作。但是在設計模擬前端時，應當盡量減小振蕩器的輸出偏差。

2仿真結果及說明

采用SMIC0．18μmCMOS工藝模型，使用Cadence工具對電路進行設計，并采用Spectre仿真器模擬電路性能。仿真中，在理想電壓源為1V，理想偏置電流為100nA，室溫為25℃時，電源上電時間為5μs，瞬態仿真時長為300μs。振蕩器頻率為1．925MHz，功耗為0．9μW。圖2所示為理想條件下的仿真輸出波形和對其進行freq函數處理后的頻率曲線，輸出是穩定的周期方波，頻率為1．925MHz。

2.1輸出頻率隨溫度的變化標簽芯片需在寬范圍環境溫度下工作。圖3所示為在理想電源電壓和電流基準下電路輸出頻率隨溫度的變化曲線。

2.2頻率隨電源電壓的變化由于工藝角的影響，電源管理模塊輸出給振蕩器工作的電壓源VDD可能會產生一些偏差，不是理想的1V。當標簽芯片距離閱讀器較遠時，芯片獲得能量較少，也可能出現VDD偏低的情況。圖4給出了在室溫下，偏置電流無偏移時，振蕩器輸出頻率隨電源電壓變化的曲線。可以看出，VDD低于0．95V時，輸出頻率隨VDD降低快速升高，VDD＝0．75V時，輸出頻率為1．978MHz；VDD＝0．95V時，輸出頻率出現最小值，為1．923MHz；VDD超過0．95V時，輸出頻率呈上升趨勢，當VDD到達1．3V時，輸出頻率達到1．941MHz。該條件下，振蕩器在0．75～1．3V電源電壓下偏離理想頻率小于3％。

2.3頻率隨輸入偏置電流的變化與電壓產生偏移的原因一樣，偏置電流也會產生一定的偏移而影響振蕩器的輸出頻率。圖5給出了輸出頻率隨偏置電流變化的曲線。仿真結果顯示，偏置電流減少到90nA時，輸出頻偏小于目標3％以上；偏置電流增大到110nA時，輸出頻偏接近3％。

2.4電源電壓與偏置電流紋波對輸出頻率的影響反向調制造成標簽芯片接收不到能量的最大時間長度為37．5μs，這會使電源管理模塊提供給振蕩器的電壓源和電流源產生相同頻率的紋波，而輸出頻率的波動對數字基帶的影響要大于穩定的頻率偏差所帶來的影響。當電壓源降低100mV，偏置電流降低10nA時，得到了如圖6所示的振蕩器輸出頻率波動波形。圖6中，輸出頻率的波谷是在電源電壓和偏置電流都降低10％時產生的，最小值是1．864MHz；波形的最大值是1．926MHz，是電源電壓和輸入電流正常時的輸出頻率。此時，輸出頻率的相對誤差為1．64％。

2.5仿真結果說明采用溫度補償方法只是將電阻和電容的溫度特性考慮在內，但并沒有綜合考慮受溫度影響的MOS管的工作特性。圖3中顯示曲線的頻率隨溫度變化很小，滿足標簽芯片在不同溫度下工作的要求。振蕩器采用弛豫結構的目的之一是盡量避免電源電壓值對振蕩頻率的影響，圖4中的結果顯示，該振蕩器允許VDD從0．75V到1．3V變化。VDD小于0．75V時，頻率明顯增加，主要是P2產生的電流對節點Vswitch充電時Vswitch的電壓變化幅度減小，導致充電過程縮短、電路循環周期變短、頻率增加。為了滿足低功耗要求，電路中各條支路的電流都設置得較小，因此，在偏置電流變化時，由P1，P2，P3產生的電流對各個節點的充電過程會明顯變化。電流變大時，充電過程加快；電流變小時，充電過程變長。在低功耗時，偏置電流的影響大于工作電壓。工作電壓和偏置電流的波動和它們發生穩定偏移對輸出頻率的影響是不同的。由于此系統中數字基帶可以處理時鐘頻率小偏移所產生的問題，但是不能處理時鐘波動引發的誤差，所以，振蕩器對輸出頻率的波動要求很嚴格。在本文3．4小節所提到的條件下，該弛豫振蕩器輸出頻率的相對波動很小，小于系統要求的2．5％。

2.6與其他論文數據對比表1提供了文獻中電路與本文電路仿真結果的比較。無論是單端環形結構還是差分環形結構，輸出頻率都易受電源電壓和基準電流的影響，且會產生很大的波動。其優點是結構簡單、功耗低和省面積。弛豫結構的功耗較大，文獻［13］中電路用了一個1MΩ電阻，面積較大。本文電路使用電阻可以小到幾十千歐姆，占用面積較小。用略大的面積和功耗換來的優點是輸出頻率穩定，受電源電壓和基準電流影響較小。這也是本設計的優勢所在，電阻值減小了90％以上，同時在電源電壓和偏置電流瞬時波動10％的情況下，輸出符合系統要求。表1本文與其他文獻結構的比較參考文獻采用結構輸出頻率／MHz功耗／nW相對面積文獻［11］單端環形1．28440很小（全CMOS）文獻［12］差分環形5．1224很小（全CMOS）文獻［7］弛豫1．922000很大（1MΩ電阻）本文弛豫1．92900適中（65．1kΩ電阻）4總結設計了一種用于UHFRFID標簽芯片的弛豫振蕩器。理想情況下，電路功耗為0．9μW，工作溫度范圍為－20℃～80℃，電源電壓變化范圍在0．75～1．3V之間，偏置電流范圍為90～110nA，且允許電源電壓和偏置電流發生10％的波動，振蕩器的輸出頻率符合系統設計要求。

作者：安奇陳群超陳金伙黃鳳英李文劍單位：福州大學物理與信息工程學院